Description
Le core MVD Transmetteur ASI est un
module insérable pour FPGA qui inclut
les fonctions suivantes :
- Entrée MPEG-TS 188 ou 204 bytes
- Codage 8B/10B
- Sync Byte (Insertion FC Comma)
- Récupération Horloge/données
- Conversion Parallèle/Série
- Polarité du signal en sortie :
normale ou inversée
|
 |
|
Caractéristiques
- Standard Européen EN50083-9
Annex B
- Module insérable pour FPGA
Virtex-6™, Virtex-5™,
Spartan-6™ et
Spartan™-3/E/A
- Horloge unique à 135 MHz
- Supporte les packets d'entrée de
188 ou 204 bytes
- Supporte les formats Data Packet
ou Data Burst
- Choix de la polarité su signal
en sortie
- Monocanal - support pour multi
canal
- Conception en VHDL RTL
entièrement synthétisable (non
livré) pour des adaptations
aisées
- Livré en tant que netlist
|
Recepteur ASI
