Sérialiseur MPEG TS
     
         
  Le Serialiseur MPEG TS convertit un flux MPEG TS parallèle en un flux MPEG TS série. MPEG TS Serializer block diagram  
         
Description

Le core Sérialiseur MPEG TS est un module insérable qui inclut les fonctions suivantes :
  • Resynchronisation de l'horloge MPEG_TS d'entrée
  • Récupération du signal de synchronisation x47
  • Conversion Série/Parallèle
  • Adaptation automatique aux paquets d'entrées de 188/204/208 octets
  • Sortie série 188 octets
  • Pas de mécanisme de codage
  Caractéristiques
  • Module insérable pour FPGAs Spartan-3™, Spartan-6™ et Series-7
  • Design entièrement VHDL RTL (non fourni) pour des adaptations aisées
  • Core livré sous forme de netlist
Applications

Le core MVD Sérialiseur MPEG TS peut être utilisé dans des applications liées au transport de flux DVB/MPEG-TS pour la transmission de données en série entre FPGAs.
   
Documentation
Product brief        
Data sheet        
Note d'application "From MPEG-TS to RF"
           
Contact
Ventes : info_cores@mvd-fpga.com
Technique : support_cores@mvd-fpga.com