Developpement ASIC

Prototypage rapide d'ASICs en FPGA Xilinx

Les développements étant de plus en plus complexes tout en nécessitant des délais toujours plus courts, la nécessité d'écourter les phases de simulation et de mise au point grâce à la technologie reprogrammable FPGA, est aujourd'hui un impératif.

Les FPGAs Xilinx, de par leurs évolutions récentes de densité de performances et de flexibilité, permettent une émulation de tout ou partie d'un ASIC développé à partir des langages de description hardware tels que VHDL ou Verilog.

Multi Video Designs apporte son expérience en matière de FPGA, afin d'assurer une utilisation optimale des dernières technologies FPGA telles que Virtex-II Pro ou Virtex 4, et de permettre le succès de l'opération de prototypage dans les délais les plus brefs.

Les outils de synthèse utilisés pour ce type d'intervention sont CERTIFY ou CERTIFY SC (Single Chip) de Synplicity voire SYNPLIFY-PRO pour certains designs. Ces outils permettent la synthèse optimisée sur les cibles FPGA Xilinx, d'un code développé à l'origine pour ASICs.
Multi Video Designs travaille en partenariat avec Synplicity pour cette activité de prototypage d'ASICs.

Sur demande, d'autres outils de synthèse peuvent être considérés.

Les prestations offertes couvrent en particulier :

Analyse de la faisabilité et choix du modèle de FPGA.

Analyse de la consommation à prévoir (cœur et I/Os).

Considérations thermiques.

Choix du mode de configuration du ou des FPGA, en fonction des besoins.

Recommandations sur le style d'écriture et les notions de hiérarchie, afin d'assurer une synthèse efficace sur la cible FPGA, et isolement des portions de code pouvant faire appel à des ressources spécifiques du FPGA (Blocs de RAM, DLL, DCM, registres DDR…).

Choix d'un brochage (avant la réalisation des cuivres), permettant d'assurer le respect des contraintes électriques (commutation simultanée des sorties sur charges capacitives) et de timing.

Génération des fichiers de contraintes électriques, de placement et de timing pour assurer le respect des spécifications.

Opérations de synthèse logique, partitionnement, placement/routage et génération des fichiers de configuration après vérification du respect des contraintes.

Suggestions d'évolutions du code source pour améliorer densité ou performances (si nécessaire).

Génération des fichiers VHDL ou Verilog back-annotés pour la simulation timing.

Aide au débug de l'application par insertion de points de test dans le design, sans avoir à recompiler.

Utilisation du CHIP SCOPE (Analyseur Logique Intégré – ILA) de Xilinx.

Simulation VHDL / Verilog fonctionnelle ou timing.

Flot de développement :

Par ailleurs, MVD propose la réalisation complète des prototypes, en faisant appel aux toutes dernières technologies pour le routage, la réalisation des cuivres et le montage des composants :

Utilisation de boîtiers haute densité :

Chip scale Ball Grid Array au pas de 0,8 mm (ex : CS144)

BGA au pas de 1,27 (ex : BG 432)

Fine Pitch Ball Grid Array au pas de 1 mm (ex : FG456)

Flip Chip Fine Pitch Ball Grid Array (ex : FF896)

Boîtier BG432

Boîtier BG256

Boîtier CS144

Adaptation d'impédance sur les pistes du PCB :

En fonction des besoins, les pistes de circuit imprimé peuvent être adaptées en impédance, afin d'assurer l'intégrité des données, en particulier sur les liaisons rapides telles que LVDS, SSTL ou autres.

Pour la réalisation des circuits imprimés et le montage des cartes, MVD fait appel à un réseau de sous-traitants réputés en Europe pour leur maîtrise des technologies d'avant garde dans leurs domaines respectifs, tout en assurant des délais de réalisation extrêmement courts pour ce type de prestations.

Pour plus d'informations, veuillez contacter :

info@mvd-fpga.com
edgard.garcia@mvd-fpga.com