Développement de FPGAs en langage VHDL / Verilog         MVD est un centre de conception agréé Xilinx pour ce qui concerne les développements FPGA, tant pour les études conventionnelles que pour les développements d'interfaces PCI et/ou le traitement du signal.         MVD utilise les FPGAs Xilinx dans les applications nécessitant une personnalisation, souplesse d'évolution du design lorsque le dispositif est livré chez le client final (possibilité de mise à jour à distance), ou lorsque les performances ou la densité du design l'exigent.           Chaque concepteur développe en moyenne 5 à 10 FPGAs par an, suivant la complexité.         Les développements sont effectués généralement en langage VHDL, synthétisés avec les outils Synplify-Pro ou Certify de Synplicity, FPGA Express de Synopsys ou XST de Xilinx et simulés avec Active HDL de la société ALDEC ou ModelSim Verilog. LEONARDO Spectrum, pour la synthèse logique et MODELSIM pour la simulation sont également supportés.