High Speed I/Os et standards de communication rapide       De nouveaux standards Les applications modernes nécessitent des échanges de données et des communications de plus en plus rapides. De nouveaux standards émergent régulièrement, chacun adapté à un domaine précis. MVD a développé un savoir-faire important dans ce domaine, afin de répondre aux exigences et aux besoins de ses clients. Interface PCI 64bit/66MHz                   Configuration des I/O Les familles de FPGA Spartan-II,-III Virtex-E, Virtex-II, Virtex-II Pro, Virtex4 possèdent des caractéristiques d'I/Os permettant l'implémentation d'interfaces ultra-rapides dans le respect des normes établies et de l'intégrité des signaux. Sont en particulier utilisées les configurations spécifiques des I/Os permettant l'adaptation d'impédance (Digitally Controlled Impedance), ainsi que les standards de communication par paires différentielles (LVDS, LVPECL, RocketIO,...), sans oublier les fonctions DDR (Double Data Rate) indispensable pour l'interfaçage avec bon nombre de composants mémoire ultra-rapides (SDRAM DDR, ZBT SRAM). Contrôleur de SDRAM DDR mode SSTL DCI                     Ces techniques, récentes pour la plupart, demandent des connaissances poussées pour le routage des circuits imprimés, une adaptation d'impédance des lignes étant souvent requise pour garantir l'intégrité des signaux, et une maîtrise des technologies de boîtiers à haute densité (Boîtiers BGA haute densité, Chip Scale, Flip Chip...). Transmission par paires LVDS 200Mbit/s                   Standards déjà mis en oeuvre Parmi les différents standards de communication à grande vitesse déjà mis en œuvre chez MVD, aussi bien sur FPGA que sur cartes électroniques : Bus PCI (32/33 et 64/66) et Compact PCI. Standards SSTL et HSTL pour communication entre circuits ultra rapides. LVDS avec ou sans Data/Clock recovery pour communication entre systèmes. LVPECL RocketIO Transmission de données par fibre optique. Transmission de données par fibre optique 160Mbit/s                   Réalisations Entre autres réalisations concrètes développées par MVD, nous pouvons citer : Interfaces PCI 66/64 et Compact PCI Contrôleurs de mémoire SDRAM DDR Transfert de données au standard LVPECL Transfert de données sur paires torsadées en mode LVDS, avec dispositif de clock/data recovery développé en FPGA (algorithme développé par MVD - La donnée et l'horloge transitent sur la même paire torsadée). Interfaces fibre optique 1 Gbits/sec Interface fibre optique 1Gbit/s                     Pour plus de renseignement, vous pouvez nous écrire à l'adresse suivante : info@mvd-fpga.com