Core UDP Receive engine
 
    Description

Le core UDP Receive engine est un module insérable qui inclut les fonctions suivantes :
  • Extraction UDP entièrement matérielle
  • Extraction IP entièrement matérielle
  • Différents filtres programmables sur les champs protocole
  • Fragmentation IP non supportée
  • Directement connectable au TEMAC de Xilinx
  • Programmable avec un Microblaze ou un PPC405
  • Jusqu'à 450 Mbits/s

MVD peut également fournir un support à distance ou sur site ou des cores pour UDP RT, ARP, ICMP, DHCP,...

   
             
    Caractéristiques

Pile UDP/IP/Mac coté réception, véritable moteur de déchargement UDP temps-réel

  • Module insérable pour Virtex-5, Virtex-4
  • Filtre programmable pour broadcast
  • Filtre programmable pour adresses IP source/destination
  • Filtre programmable pour le port de destination UDP
  • Different champs disponibles dans les registres
  • Support trame JUMBO en option
  • Horloge jusqu'à 125 MHz pour Virtex-4/5
  • Version netlist disponible pour ISE8.2 et postérieure
   
           
    Applications

La pile matérielle UDP de MVD peut être utilisée dans les applications de reception Ethernet, en particulier avec la technologie FPGA Xilinx		    
           
       

   
                       
      Documentation

    Contacts

Renseignements commerciaux : info_cores@mvd-fpga.com
Support technique : support_cores@mvd-fpga.com