Le core UDP Transmit engine est un module
insérable qui inclut les fonctions suivantes :
Encapsulation UDP entièrement
matérielle
Encapsulation IP entièrement matérielle
Supporte tous les FPGA Xilinx actuels
Spartan 3E, 3A, 3AN, 3A DSP
Virtex 4
Virtex 5
Caractéristiques
Pile UDP/IP/Mac coté transmission, un
véritable moteur de déchargement UDP
temps-réel.
Pleine bande supportée
Ports source et destination UDP
programmables
Adresses source et destination IP
programmables
Adresse destination MAC programmable
Adresse source MAC configurable
Support trame JUMBO en option pour
version Giga bit
Ports UDP multiples supportés en option
Mode Half duplex en option
Applications
Le core UDP transmit engine peut être utilisée
dans les applications de transmission Ethernet,
telles que VoIP, IPTV ou acquisition de données
Le core est fourni avec une
exemple de connexion spécifique avec une
interface bus de largeur configurable, pour
permettre une connexion rapide à votre design.
Note : Pour les cibles Xilinx
Virtex 4 et Virtex 5, les MVD MAC ou MVD Giga MAC
peuvent être remplacées par le TEMAC Xilinx.
