

Techniques d'Implémentation de fonctions DSP pour FPGA Xilinx

Ref : 002838A

Durée : 3 jours

OBJECTIFS

- Qui devrait assister à cette formation ? Les ingénieurs et les concepteurs qui ont un intérêt à développer un FPGA qui utilise du traitement numérique du signal.
- Cette formation montre comment tirer avantage des fonctionnalités disponibles dans un FPGA Xilinx, particulièrement les Spartan 3 et les virtex 4.
- Elle décrit aussi comment un algorithme DSP peut-être implémenté efficacement.
- Les différentes techniques montrent quelles décisions ont le plus d'impact sur l'implémentation.

FORMATIONS CONNEXES

- Optimisation des performances, ISE (002833A)
- Conception DSP avec System Generator (002836A)
- Conception DSP avec AccelDSP (004850A)

PARTENAIRES

- Cette formation est approuvée par XILINX

PRE-REQUIS

- Connaissances basiques et théoriques sur le traitement numérique du signal incluant les principes suivants :
 - Taux d'échantillonnage
 - Filtre à réponse impulsionnelle finie (FIR) et à réponse impulsionnelle infinie (IIR)
 - Oscillateurs et mixeurs
 - Algorithme Fast Fourier Transform (FFT)

MATERIEL DE FORMATION

- Aucun matériel informatique n'est nécessaire pour cette formation, seul un crayon, une gomme, un bloc-note et une calculatrice sont nécessaires.
- A la demande des participants, un certain nombre de travaux pratiques peuvent être développés en VHDL, ce qui réduit, à durée équivalente les sujets couverts sur le plan théorique au bénéfice d'une pratique approfondie. Dans ce cas une connaissance approfondie du VHDL et de l'outil ISE est nécessaire.
- Pour les formations sur site, prévoir un vidéo projecteur.



Contact

Tel : 05 62 13 52 32
Fax : 05 61 06 72 60
training@mvd-fpga.com

**Le contenu peut-être
adapté sur site**

Prochaines sessions, voir ici : <http://www.mvd-training.com/fr/schedule.html>

PROGRAMME

1^{er} jour

- Introduction
 - Acronymes utilisés en DSP
 - Caractéristiques des échantillons dans les applications DSP
 - Blocs de base en DSP et pré requis
- Les nombres
 - Format des nombres (dynamique et précision)
 - Opérations mathématiques sur une variété de format
- Architecture
 - Ressources utiles des FPGAs Xilinx
 - Rappels sur la structure du slice
 - Implémentation de fonctions arithmétiques
 - Utilisation des LUTS en mode RAM et registre à décalage
 - Estimation de taille pour quelques types de fonction fréquemment utilisées en traitement du signal

2nd jour

- Architecture (suite)
 - Implémentation de la fonction multiplication : bien connaître les nombreuses stratégies
 - Implémentation en slices
 - Multiplieurs dédiés et blocs DSP
 - Impact du nombre de bit sur les décisions système
- Mémoire

- Blocs mémoire/Mémoire distribuée
- SRL16 et retard
- Aspect Ratio mémoire et manipulation
- Caractéristiques de Filtres FIR
 - Structure et implémentation de filtres FIR
 - Structure parallèle standard
 - Structure transpose
 - Structure systolique
 - Technique appropriée à l'implémentation d'un Filtre en fonction de ses caractéristiques et de la performance souhaitée
 - Effets filtre demi-bande et interpolé

3^{ème} jour

- Cas particuliers de filtres spécifiques
 - Multi-Canaux
 - Décimation/Interpolation
 - Effet sur le choix de la structure du filtre
 - Algorithme exploitant correctement l'architecture
 - Faire travailler les blocs ensembles et non de façon isolée
- Quelques autres fonctions fréquemment utilisées
 - Filtres CIC
 - Notions sur filtres IIR
 - NCO
 - Stratégies pour l'implémentation d'une FFT

DOCUMENTATION

Les supports de cours seront fournis sur papier à chaque participant pendant la formation.