Description
Le core MVD Récepteur ASI est un module
insérable qui inclut les fonctions
suivantes :
- Récupération Horloge/données
- Conversion Série/Parallèle
- Sync Byte (Détection FC Comma)
- Décodage 8B/10B
- Auto adaptation aux packets
d'entrée de188/204 bytes
- Mesure du Baud rate
- Frame buffer optionnel
- Sortie MPEG_ASI 188 bytes
|
 |
|
Caractéristiques
- Récepteur ASI multimodes
- Standard Européen EN50083-9
Annex B
- Module insérable pour FPGAs
Virtex-5(tm), Virtex-4(tm) et
Spartan(tm)-3/E/A
- Supporte les packets d'entrée de
188 ou 204 bytes
- Supporte 3 interfaces d'entrée
ASI :
- HOTLINK (entrée
parallèle)
- LVDS (donnée d'entrée
et horloge séparées)
- Combiné (récupération
de l'horloge à partir
des données)
- Supporte les formats Data Packet
ou Data Burst
- Monocanal - support pour multi
canal
- Conception en VHDL RTL
entièrement synthétisable (non
livré) pour des adaptations
aisées
- Version netlist disponible pour
ISE9.2 et ultérieures
|
Recepteur ASI
