MDIO STA Management Interface
     
         
  Contrôle MDIO pour PHY Ethernet ASI receiver block diagram  
         
Description

Le core MDIO STA Management Interface est un module insérable permettant de contrôler de manière simple les PHY Ethernet (écriture et lecture des registres du PHY).
  Features
  • Familles FPGA supportées : Spartan®-6, Virtex®-6/7, Kintex™-7, Artix™-7, Zynq™
  • Ecriture / Lecture des registres des PHY
  • Interface de sortie MDIO
  • Generation d'horloge MDC
  • Conforme à la norme IEEE 802.3
  • Interface CPU pour un contrôle simple
Applications

Le core MDIO STA Management peut être utilisé pour contrôler les PHY Ethernet (Ecriture / Lecture des registres des PHY)
   
Documentation
Product brief        
Data sheet        
           
Contact
Ventes : info_cores@mvd-fpga.com
Technique : support_cores@mvd-fpga.com